

IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant(s): HIRAYAMA, Hideki et al.

Application No.:

Group:

Filed: August 31, 2001

Examiner:

For: LOW DISLOCATION BUFFER AND PROCESS FOR PRODUCTION THEREOF
AS WELL AS DEVICE PROVIDED WITH LOW DISLOCATION BUFFER



L E T T E R

Assistant Commissioner for Patents
Box Patent Application
Washington, D.C. 20231

August 31, 2001
1794-0142P

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55(a), the applicant hereby claims the right of priority based on the following application(s):

<u>Country</u>	<u>Application No.</u>	<u>Filed</u>
JAPAN	2000-368566	12/04/00

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to deposit Account No. 02-2448 for any additional fees required under 37 C.F.R. 1.16 or under 37 C.F.R. 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWART, KOLASCH & BIRCH, LLP

By: 

JOE MCKINNEY MUNCY

Reg. No. 32,334

P. O. Box 747

Falls Church, Virginia 22040-0747

Attachment
(703) 205-8000
/sl

August 31, 2001

BSKB, LLP

(703) 205-8000

1794-0142P

10f1

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年12月 4日

出 願 番 号

Application Number:

特願2000-368566

出 願 人

Applicant(s):

理化学研究所


学校法人 早稲田大学



2001年 8月17日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3074586

【書類名】 特許願

【整理番号】 RK12021

【特記事項】 特許法第 3 0 条第 1 項の規定の適用を受けようとする特
許出願

【提出日】 平成12年12月 4日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 C30B 31/00

【発明者】

 【住所又は居所】 埼玉県和光市広沢 2 番 1 号 理化学研究所内

 【氏名】 平山 秀樹

【発明者】

 【住所又は居所】 埼玉県和光市広沢 2 番 1 号 理化学研究所内

 【氏名】 青柳 克信

【発明者】

 【住所又は居所】 東京都新宿区大久保 3 - 4 - 1 早稲田大学理工学部内

 【氏名】 平田 彰

【特許出願人】

 【識別番号】 000006792

 【氏名又は名称】 理化学研究所

【特許出願人】

 【識別番号】 899000068

 【氏名又は名称】 学校法人 早稲田大学

【代理人】

 【識別番号】 100087000

 【住所又は居所】 東京都豊島区西池袋 1 - 5 - 1 1 - 4 0 4

 【弁理士】

 【氏名又は名称】 上島 淳一

 【電話番号】 03-5992-2315

【手数料の表示】

【予納台帳番号】 058609

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9207956

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子

【特許請求の範囲】

【請求項 1】 基板と前記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファーにおいて、

不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第 1 の層と不純物を含有していない窒化物半導体よりなる第 2 の層とを、基板上に交互に所定数積層して超格子構造を形成した

ものである低転位バッファー。

【請求項 2】 請求項 1 に記載の低転位バッファーにおいて、

前記第 1 の層を形成する窒化物半導体に含有される不純物の濃度は、 $10^{18} \text{ cm}^{-3} \sim 10\%$ である

低転位バッファー。

【請求項 3】 請求項 1 または請求項 2 のいずれか 1 項に記載の低転位バッファーにおいて、

前記不純物は、Si（シリコン）、C（炭素）、Mg（マグネシウム）または O（酸素）である

低転位バッファー。

【請求項 4】 請求項 1、請求項 2 または請求項 3 のいずれか 1 項に記載の低転位バッファーにおいて、

前記第 1 の層と前記第 2 の層とを形成する窒化物半導体は、III-V 族窒化物半導体である

低転位バッファー。

【請求項 5】 請求項 1、請求項 2、請求項 3 または請求項 4 のいずれか 1 項に記載の低転位バッファーにおいて、

前記基板は、Si（シリコン）、SiC（炭化シリコン）、 Al_2O_3 （サファイア）または GaAs（砒化ガリウム）よりなる

ものである低転位バッファー。

【請求項 6】 基板と前記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファを製造する低転位バッファの製造方法において、

不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第 1 の層または不純物を含有していない窒化物半導体よりなる第 2 の層のうちいずれか一方を形成する第 1 のステップと、

前記第 1 の層または前記第 2 の層のうちで、前記第 1 のステップにより形成されていない層を前記第 1 のステップにより形成された層上に形成する第 2 のステップと

を有し、前記第 1 のステップと前記第 2 のステップとを交互に所定数繰り返して、基板上に前記第 1 の層と前記第 2 の層とを交互に所定数積層した超格子構造を形成する

ものである低転位バッファの製造方法。

【請求項 7】 請求項 6 に記載の低転位バッファの製造方法において、前記第 1 の層を形成する窒化物半導体に含有される不純物の濃度は、略 1 % 以上である

低転位バッファの製造方法。

【請求項 8】 請求項 6 または請求項 7 のいずれか 1 項に記載の低転位バッファの製造方法において、

前記不純物は、S i (シリコン)、C (炭素)、M g (マグネシウム) または O (酸素) である

低転位バッファの製造方法。

【請求項 9】 請求項 6、請求項 7 または請求項 8 のいずれか 1 項に記載の低転位バッファの製造方法において、

前記第 1 の層と前記第 2 の層とを形成する窒化物半導体は、I I I - V 族窒化物半導体である

低転位バッファの製造方法。

【請求項 1 0】 請求項 6、請求項 7、請求項 8 または請求項 9 のいずれか 1 項に記載の低転位バッファの製造方法において、

前記基板は、 Si （シリコン）、 SiC （炭化シリコン）、 Al_2O_3 （サファイア）または GaAs （砒化ガリウム）よりなる

ものである低転位バッファの製造方法。

【請求項 1 1】 請求項 1、請求項 2、請求項 3、請求項 4 または請求項 5 のいずれか 1 項に記載の低転位バッファ上に、窒化物半導体を素子材料として所定の素子構造を構成した

ものである低転位バッファを備えた素子。

【請求項 1 2】 請求項 1 1 に記載の低転位バッファを備えた素子において、

前記素子構造を構成するための素子材料となる窒化物半導体は、 III-V 族窒化物半導体である

低転位バッファを備えた素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、低転位バッファおよびその製造方法ならびに低転位バッファを備えた素子に関し、さらに詳細には、各種の材料からなる基板上などに、例えば、 GaN （窒化ガリウム）などの窒化物半導体の薄膜や厚膜などのエピタキシャル半導体層を、所定の素子構造を構成するための素子材料として形成する際に、当該基板などと当該エピタキシャル半導体層との間に形成するバッファ層として用いて好適な低転位バッファおよびその製造方法ならびに低転位バッファを備えた発光素子、受光素子あるいは電子素子などの各種の素子に関する。

【0002】

【従来の技術】

青色波長域から紫外波長域に至る短波長域における発光素子の素子構造を構成するための素子材料として、近年、 III-V 族窒化物半導体の一つである GaN が注目されている。最近では、 GaN 系薄膜を素子材料として素子構造を形成した発光素子として、青色発光ダイオード（LED）が実現されるとともに、 G

a N系薄膜を素子材料として素子構造を形成する青色レーザーなどの発光素子や受光素子あるいは電子素子の研究も進められている。

【0003】

なお、Ga N系薄膜としては、Ga Nのみならず、例えば、Al Ga NやIn Ga NなどのIII-V族窒化物半導体が知られている。

【0004】

こうしたGa N系薄膜などの窒化物半導体を素子材料として素子構造を形成した青色LEDの発光の効率を向上させたり、Ga N系薄膜などの窒化物半導体を素子材料として素子構造を形成する青色レーザーなどの各種の発光素子や受光素子あるいは電子素子を実現するためには、Ga N系薄膜などの窒化物半導体中に存在する貫通転位密度（単位面積当たりの貫通転位の数）を低減させる必要があることが指摘されていた。

【0005】

即ち、こうした貫通転位は、発光素子の発光効率や発光寿命の減少、受光素子の暗電流の増大、接合トランジスタや電界効果トランジスタの漏れ電流（リーク電流）の増大に直接影響するので、その低減は極めて重要な技術であると考えられている。

【0006】

ところで、その上に窒化物半導体をエピタキシャル成長させる際に用いる基板としては、現在までのところ窒化物半導体と格子整合する基板が存在しない。このため、窒化物半導体以外の他のIII-V族半導体（砒化ガリウム（GaAs）、燐化インジウム（InP）などである。）をエピタキシャル成長させる際に用いる基板として従来より広く使用されているサファイア（ Al_2O_3 ）や炭化シリコン（SiC）の基板が、広く用いられているのが現状である。

【0007】

そして、これらサファイア基板や炭化シリコン基板上にバッファーとしてAl Ga Nなどの窒化物半導体を形成し、この窒化物半導体よりなるバッファー層上に、素子構造を構成するための素子材料として使用する窒化物半導体をエピタキ

シャル成長させるようになされていた。

【0008】

ところが、上記したサファイア基板や炭化シリコン基板上にバッファ層として形成された窒化物半導体バッファ層における貫通転位密度は、サファイア基板や炭化シリコン基板と窒化物半導体との間の格子定数差に起因して、サファイア基板上や炭化シリコン基板上に形成され実用化されている他のⅢ-Ⅴ族半導体（GaAs、InPなどである。）における貫通転位密度と比較すると、極めて高い値を示している。

【0009】

バッファ層の上に素子構造を構成するための素子材料として形成される窒化物半導体における貫通転位密度は、バッファ層における貫通転位密度に依存するので、バッファ層における貫通転位密度の低減は極めて重要な問題であった。

【0010】

具体的には、従来のバッファの構造を模式的に表した断面説明図である図1に示すように、6H-SiC(0001)よりなる基板100上に、AlN（窒化アルミニウム）よりなる薄膜102を介してバッファ104として $\text{Al}_{0.15}\text{Ga}_{0.75}\text{N}$ を800nmの膜厚で形成した。

【0011】

なお、バッファ104の層上には、貫通転位密度評価のために用いる貫通転位密度評価用薄膜106が形成されている。この貫通転位密度評価用薄膜106は、低温で成膜された膜厚100nmの $\text{In}_{0.2}\text{Ga}_{0.8}\text{N}$ よりなる薄膜であって、SEMやTEMによる貫通転位密度評価のためにのみ用いられる。貫通転位密度は、貫通転位密度評価用薄膜106の成長ピット密度（Growth Pit Density）から評価した。

【0012】

従って、バッファ104の層上に素子構造を構成するための素子材料として、窒化物半導体をエピタキシャル成長させる場合には不要なものである。

【0013】

図2は、貫通転位密度評価用薄膜106の表面のSEM像であり、このSEM像における濃色の円形状部位が貫通転位であって、高い密度で貫通転位が発生していることが明瞭に示されている。

【0014】

具体的には、 $6\text{H-SiC}(0001)$ よりなる基板100上にバッファー104として $\text{Al}_{0.15}\text{Ga}_{0.75}\text{N}$ を800nmの膜厚で形成した場合には、 $10^9\text{cm}^{-2} \sim 10^{11}\text{cm}^{-2}$ の高い密度で貫通転位が発生することになる。

【0015】

上記したことに鑑みて、サファイア基板や炭化シリコン基板上にバッファーとして形成された窒化物半導体の貫通転位密度を減少させる手法として、例えば、ELO (Epitaxially Lateral Overgrowth) 法やペンデオ・エピタキシー法を用いて当該基板上に貫通転位密度の低い窒化物半導体をバッファーとして形成することが提案されている。

【0016】

しかしながら、上記したELO法やペンデオ・エピタキシー法により窒化物半導体をバッファーとして形成するには、複雑なプロセスを伴うためにその作業が繁雑になり、またそのための作業時間も増大するという問題点があった。

【0017】

さらに、上記したELO法やペンデオ・エピタキシー法により窒化物半導体をバッファーとして形成するには、表面の平坦化のために当該バッファーを少なくとも数ミクロン程度の厚膜として成膜する必要があり、成膜時間に長時間を要するという問題点があるとともに、厚膜の成膜に伴いクラックが発生するようになるという問題点もあった。

【0018】

【発明が解決しようとする課題】

本発明は、上記したような従来の技術が有する種々の問題点に鑑みてなされたものであり、その目的とするところは、各種の材料からなる基板上などに、例え

ば、GaNなどの窒化物半導体の薄膜や厚膜などのエピタキシャル半導体層を、所定の素子構造を構成するための素子材料として形成する際において、当該基板などと当該エピタキシャル半導体層との間に形成するバッファ層として低転位密度のバッファを形成し、その際に、煩雑なプロセスを必要とせず、また、表面の平坦化のために厚膜として成膜する必要がないようにして、簡単なプロセスにより短時間で形成可能であり、かつ、クラックの発生する恐れのない低転位バッファおよびその製造方法ならびに低転位バッファを備えた素子を提供しようとするものである。

【0019】

【課題を解決するための手段】

上記目的を達成するために、本発明のうち請求項1に記載の発明は、基板と上記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファにおいて、不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第1の層と不純物を含有していない窒化物半導体よりなる第2の層とを、基板上に交互に所定数積層して超格子構造を形成するようにしたものである。

【0020】

上記した本発明のうち請求項1に記載の発明のように、不純物がドーピング・レベルを超えた濃度で含有された窒化物半導体よりなる第1の層と不純物を含有していない窒化物半導体よりなる第2の層とを所定数積層してなる超格子構造により構成された低転位バッファは、貫通転位密度が、例えば、「 $5 \times 10^7 \text{ cm}^{-2}$ 」に低減される。

【0021】

ここで、本発明のうち請求項2に記載の発明のように、本発明のうち請求項1に記載の発明において、上記第1の層を形成する窒化物半導体に含有される不純物の濃度を $10^{18} \text{ cm}^{-3} \sim 10\%$ としてもよい。

【0022】

また、本発明のうち請求項3に記載の発明のように、本発明のうち請求項1または請求項2のいずれか1項に記載の発明において、上記不純物は、Si（シリ

コン)、C (炭素)、Mg (マグネシウム) またはO (酸素) としてもよい。

【0023】

また、本発明のうち請求項4に記載の発明のように、本発明のうち請求項1、請求項2または請求項3のいずれか1項に記載の発明において、上記第1の層と上記第2の層とを形成する窒化物半導体は、III-V族窒化物半導体としてもよい。

【0024】

また、本発明のうち請求項5に記載の発明のように、本発明のうち請求項1、請求項2、請求項3または請求項4のいずれか1項に記載の発明において、上記基板は、Si (シリコン)、SiC (炭化シリコン)、Al₂O₃ (サファイア) またはGaAs (砒化ガリウム) よりなるものとしてもよい。

【0025】

さらに、本発明のうち請求項6に記載の発明は、基板と上記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファを製造する低転位バッファの製造方法において、不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第1の層または不純物を含有していない窒化物半導体よりなる第2の層のうちいずれか一方を形成する第1のステップと、上記第1の層または上記第2の層のうちで、上記第1のステップにより形成されていない層を上記第1のステップにより形成された層上に形成する第2のステップとを有し、上記第1のステップと上記第2のステップとを交互に所定数繰り返して、基板上に上記第1の層と上記第2の層とを交互に所定数積層した超格子構造を形成するようにしたものである。

【0026】

上記した本発明のうち請求項6に記載の発明によれば、上記第1のステップと上記第2のステップとを交互に所定数繰り返すことにより、不純物がドーピング・レベルを超えた濃度で含有された窒化物半導体よりなる第1の層と不純物を含有していない窒化物半導体よりなる第2の層とを所定数積層してなる超格子構造により、貫通転位密度が、例えば、「 $5 \times 10^7 \text{ cm}^{-2}$ 」に低減された低転位

バッファが形成されることになり、簡単なプロセスにより短時間でクラックの発生する恐れのない膜厚の薄い低転位バッファを形成することができる。

【 0 0 2 7 】

ここで、本発明のうち請求項 7 に記載の発明のように、本発明のうち請求項 6 に記載の発明において、上記第 1 の層を形成する窒化物半導体に含有される不純物の濃度を略 1 % 以上としてもよい。

【 0 0 2 8 】

また、本発明のうち請求項 8 に記載の発明のように、本発明のうち請求項 6 または請求項 7 のいずれか 1 項に記載の発明において、上記不純物は、S i (シリコン)、C (炭素)、M g (マグネシウム) または O (酸素) としてもよい。

【 0 0 2 9 】

また、本発明のうち請求項 9 に記載の発明のように、本発明のうち請求項 6、請求項 7 または請求項 8 のいずれか 1 項に記載の発明において、上記第 1 の層と上記第 2 の層とを形成する窒化物半導体は、I I I - V 族窒化物半導体としてもよい。

【 0 0 3 0 】

また、本発明のうち請求項 1 0 に記載の発明のように、本発明のうち請求項 6、請求項 7、請求項 8 または請求項 9 のいずれか 1 項に記載の発明において、上記基板は、S i (シリコン)、S i C (炭化シリコン)、A l ₂ O ₃ (サファイア) または G a A s (砒化ガリウム) よりなるものとしてもよい。

【 0 0 3 1 】

さらに、本発明のうち請求項 1 1 に記載の発明は、本発明のうち請求項 1、請求項 2、請求項 3、請求項 4 または請求項 5 のいずれか 1 項に記載の低転位バッファ上に、窒化物半導体を素子材料として所定の素子構造を構成したものである。

【 0 0 3 2 】

また、本発明のうち請求項 1 2 に記載の発明のように、本発明のうち請求項 1 に記載の発明において、上記素子構造を構成するための素子材料となる窒化物

半導体は、III-V族窒化物半導体としてもよい。

【0033】

【発明の実施の形態】

以下、添付の図面を参照しながら、本発明による低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子の実施の形態の一例を詳細に説明するものとする。

【0034】

図3には、本発明による低転位バッファーの実施の形態の一例の構造を模式的に示す断面説明図が示されている。

【0035】

即ち、6H-SiC(0001)よりなる基板10上に、第1初期層12としてAlNの薄膜を形成し、この第1初期層12たるAlN薄膜上に、第2初期層14として $\text{Al}_{0.15}\text{Ga}_{0.75}\text{N}$ を200nmの膜厚で形成する。

【0036】

さらに、この第2初期層14たる $\text{Al}_{0.15}\text{Ga}_{0.75}\text{N}$ 上に、不純物を高濃度で含有した窒化物半導体（以下、「不純物を高濃度で含有した窒化物半導体」を「高濃度不純物含有窒化物半導体」と称することとする。）よりなる高濃度不純物含有窒化物半導体層16aと不純物を含有していない窒化物半導体（以下、「不純物を含有していない窒化物半導体」を「不純物不含有窒化物半導体」と称することとする。）よりなる不純物不含有窒化物半導体層16bとを交互に所定数積層した超格子構造よりなる低転位バッファーを、バッファー層16として形成した。

【0037】

なお、超格子構造を備えた低転位バッファー層16上には、貫通転位密度評価用薄膜18として、膜厚100nmで形成された $\text{In}_{0.2}\text{Ga}_{0.8}\text{N}$ が形成されている。 $\text{In}_{0.2}\text{Ga}_{0.8}\text{N}$ よりなる貫通転位密度評価用薄膜18は、SEMやTEMによる貫通転位密度評価のために低温で成膜したものであり、低転位バッファー層16上に窒化物半導体をエピタキシャル成長させる場合には不

要なものである。

【0038】

ここで、超格子構造を備えた低転位バッファ層16を形成する低転位バッファ層について、以下に詳細に説明することとする。

【0039】

まず、高濃度不純物含有窒化物半導体層16aを形成するための高濃度不純物含有窒化物半導体は、例えば、不純物としてSi（シリコン）を高濃度で含有したAlGa_{0.15}N（以下、適宜に「Si含有AlGa_{0.15}N」と称する。）である。より詳細には、この実施の形態においては、高濃度不純物含有窒化物半導体として、Siを1%の濃度、即ち、「 $1.2 \times 10^{20} [\text{atoms}/\text{cm}^3]$ （SIMS）」で含有したAl_{0.15}Ga_{0.75}Nを用いており、このSiを含有したAl_{0.15}Ga_{0.75}Nが20nmの膜厚で成膜されて、高濃度不純物含有窒化物半導体層16aが形成される。

【0040】

次に、不純物不含有窒化物半導体層16bを形成するための不純物不含有窒化物半導体は、例えば、AlGa_{0.15}Nである。より詳細には、この実施の形態においては、不純物不含有窒化物半導体として、Al_{0.15}Ga_{0.75}Nを用いており、このAl_{0.15}Ga_{0.75}Nが80nmの膜厚で成膜されて、不純物不含有窒化物半導体層16bが形成される。

【0041】

ここで、第2初期層14上に、高濃度不純物含有窒化物半導体層16aと不純物不含有窒化物半導体層16bとを交互に所定数積層して、高濃度不純物含有窒化物半導体層16aと不純物不含有窒化物半導体層16bとの超格子構造を形成すると、これが低転位バッファ層16を形成する低転位バッファ層となる。

【0042】

より詳細には、この実施の形態においては、連続する高濃度不純物含有窒化物半導体層16aと不純物不含有窒化物半導体層16bとを一組として、これを一周期とすると、高濃度不純物含有窒化物半導体層16aと不純物不含有窒化物半

導体層 1 6 b との組を 6 組分、即ち、6 周期積層している。従って、この実施の形態における低転位バッファ層 1 6 の層厚は、6 0 0 n m となる。

【 0 0 4 3 】

図 4 には、図 3 に示す構造体の I n G a N よりなる貫通転位密度評価用薄膜 1 8 の表面の S E M 像であり、この S E M 像における濃色の円形状部位が貫通転位であって、貫通転位は極めて低い密度でしか発生していないことがわかる。

【 0 0 4 4 】

具体的には、バッファ層として図 1 に示す条件により構成された上記した従来のバッファ層 1 0 4 を備えた構造体の貫通転位密度が、「 $2 \times 10^{10} \text{ cm}^{-2}$ 」であったのに対して、図 3 に示す条件により構成された上記した実施の形態の低転位バッファ層 1 6 を備えた構造体の貫通転位密度は、「 $5 \times 10^7 \text{ cm}^{-2}$ 」に低減した。

【 0 0 4 5 】

なお、貫通転位密度は、上記したように、貫通転位密度評価用薄膜 1 8 の成長ピット密度 (G r o w t h P i t D e n s i t y) から評価した。

【 0 0 4 6 】

また、後に詳述するが、基板 1 0、第 1 初期層 1 2、第 2 初期層 1 4、低転位バッファ層 1 6 ならびに貫通転位密度評価用薄膜 1 8 の組成は、上記した実施の形態に特に限定されるものではない。

【 0 0 4 7 】

次に、図 3 乃至図 4 に示す上記した実施の形態の低転位バッファ層 1 6 を形成するための製造方法の詳細について、図 3 乃至図 4 に示す低転位バッファ層 1 6 を製造するための製造装置たる、図 5 に示す製造装置の概念構成説明図を参照しながら説明する。

【 0 0 4 8 】

この図 5 に示す製造装置は、有機金属気相成長 (M O C V D : M e t a l o r

ganic Chemical Vapor Deposition) 法を実施するための結晶成長装置である。この結晶成長装置は、炭化シリコン (SiC)、サファイア (Al_2O_3)、シリコン (Si) あるいは砒化ガリウム (GaAs) などの各種の基板 10 (この実施の形態においては、基板 10 として、6H-SiC (0001) を用いている。) 上に、各種薄膜や厚膜を製造することができる。

【0049】

この結晶成長装置 200 においては、RF 加熱コイル 202 により周囲を覆われた結晶成長反応炉 204 内に、第 1 初期層 12 と第 2 初期層 14 と低転位バッファ層 16 と貫通転位密度評価用薄膜 18 とを結晶成長させる基板 10 を上面に配置するとともに当該基板 10 を加熱するためのサセプター 206 が配設されている。

【0050】

また、RF 加熱コイル 202 には RF 電源 208 が接続されており、さらに、RF 電源 208 にはマイクロコンピュータにより構成された RF 制御装置 210 が接続されている。

【0051】

そして、RF 制御装置 210 によって、RF 電源 208 はその出力を制御される。即ち、RF 制御装置 210 により RF 電源 208 から RF 加熱コイル 202 への給電が制御されるものであり、RF 加熱コイル 202 は RF 電源 208 からの給電に応じてサセプター 206 を加熱することになる。

【0052】

即ち、この結晶成長装置 200 においては、RF 電源 208 から RF 加熱コイル 202 への給電による渦電流誘起加熱により、サセプター 206 が加熱されるものである。

【0053】

なお、サセプター 206 は、例えば、カーボンなどにより形成されているものである。

【0054】

さらに、基板 10 上に形成する第 1 初期層 12 と第 2 初期層 14 と低転位バッファ層 16 と貫通転位密度評価用薄膜 18 との材料となる材料ガスやキャリア・ガスなどの各種のガスを結晶成長反応炉 204 に導入するためのパイプラインとして、第 1 導入パイプライン 212 と第 2 導入パイプライン 214 と第 3 導入パイプライン 216 とが配設されている。

【0055】

より詳細には、第 1 導入パイプライン 212 を介して、キャリア・ガスとして窒素 (N_2) ガスが結晶成長反応炉 204 内に供給される。

【0056】

また、第 2 導入パイプライン 214 を介して、水素 (H_2) ガスをキャリア・ガスとして、III-V 族窒化物半導体における III 族源となるトリメチルアルミニウム (TMA1)、トリメチルガリウム (TMGa) およびトリメチルインジウム (TMIn) が結晶成長反応炉 204 内に供給されるとともに、不純物たる Si の供給源となる TESI が結晶成長反応炉 204 内に供給される。

【0057】

なお、第 2 導入パイプライン 214 を介しては、水素 (H_2) ガスをキャリア・ガスとして、 $BECP_2Mg$ も結晶成長反応炉 204 内に供給される。

【0058】

さらに、第 3 導入パイプライン 216 を介して、III-V 族窒化物半導体における V 族源となるアンモニア (NH_3) が結晶成長反応炉 204 内に供給される。

【0059】

なお、符号 218 は、結晶成長反応炉 204 内を 0.1 気圧 (76 Torr) に減圧するためのロータリー・ポンプである。

【0060】

以上の構成において、サセプター 206 に配置された基板 10 上に第 1 初期層 12 と第 2 初期層 14 と低転位バッファ層 16 と貫通転位密度評価用薄膜 18 との結晶薄膜を形成するためには、キャリア・ガスとともに上記した各種の材料

ガスを第1導入パイプライン212、第2導入パイプライン214ならびに第3導入パイプライン216を介して、ロータリー・ポンプ218によって76 Torrに減圧された結晶成長反応炉204内へ供給する。

【0061】

この際に、サセプター206内に埋め込まれた熱電対（図示せず）のモニターに基づいて、RF制御装置210により制御されたRF電源208からの給電に応じてRF加熱コイル202によってサセプター206が加熱されており、加熱されたサセプター206からの熱伝導によって、基板10も結晶成長により第1初期層12と第2初期層14と低転位バッファ層16と貫通転位密度評価用薄膜18との結晶薄膜を形成するのに最適な成長温度に加熱されるものである。

【0062】

このため、結晶成長反応炉204内に導入された材料ガスは熱により分解、反応して、基板10上に結晶成長により第1初期層12と第2初期層14と低転位バッファ層16と貫通転位密度評価用薄膜18との結晶薄膜が形成されることになる。

【0063】

ここで、第1初期層12、第2初期層14、低転位バッファ層16ならびに貫通転位密度評価用薄膜18の結晶薄膜を形成するために必要とされるキャリア・ガスならびに材料ガスの流量は、それぞれ以下の通りである。

【0064】

また、キャリア・ガスならびに材料ガスの結晶成長反応炉204内への供給タイミングならびに結晶成長の成長温度は、図6に示すタイミング・チャートの通りである。

【0065】

(1) 第1初期層12・・・AlN薄膜の作成

材料ガス：TMA1 7 μ mol/min (マイクロ・モル/分)

NH₃ 2 L/min (リットル/分)

キャリア・ガス：H₂ 2 L/min

(2) 第2初期層14・・・AlGaInの作成

材料ガス：TMGa $38 \mu\text{mol}/\text{min}$

TMA1 $7 \mu\text{mol}/\text{min}$

NH₃ $2 \text{L}/\text{min}$

キャリア・ガス：H₂ $2 \text{L}/\text{min}$

(3) 低転位バッファ層 16・・・高濃度不純物含有窒化物半導体層 16a (Si 含有 AlGa_{0.99}N) および不純物不含有窒化物半導体層 16b (AlGa_{0.99}N) の作成

材料ガス：TMGa $38 \mu\text{mol}/\text{min}$

TMA1 $7 \mu\text{mol}/\text{min}$

NH₃ $2 \text{L}/\text{min}$

TESi $4 \text{nmol}/\text{min}$ (ナノ・モル/分)

キャリア・ガス：H₂ $2 \text{L}/\text{min}$

Si 濃度： $1.2 \times 10^{20} [\text{atoms}/\text{cm}^3]$ (SIMS)

(4) 貫通転位密度評価用薄膜 18・・・InGa_{0.99}N の作成

材料ガス：TMGa $1.5 \mu\text{mol}/\text{min}$

TMIn アダクト $30 \mu\text{mol}/\text{min}$

NH₃ $2 \text{L}/\text{min}$

キャリア・ガス：N₂ $1 \text{L}/\text{min}$

図 6 に示すように、第 2 初期層 14 および低転位バッファ層 16 の結晶薄膜を形成する際の結晶成長の成長温度は 1140°C であるので、基板 10 は 1140°C の温度に設定されるように加熱され、また、貫通転位密度評価用薄膜 18 の結晶薄膜を形成する際の結晶成長の成長温度は 750°C であるので、基板 10 は 750°C の温度に設定されるように加熱されるものである。

【0066】

また、第 1 初期層 12、第 2 初期層 14 および低転位バッファ層 16 の結晶薄膜の成長速度は $2.4 \mu\text{m}/\text{hour}$ (マイクロ・メートル/時間) であり、貫通転位密度評価用薄膜 18 の結晶薄膜の成長速度は $0.1 \mu\text{m}/\text{hour}$ に設定されている。

【0067】

このようにして形成された低転位バッファ層16は、上記したように 10^7 オーダーという極めて低い貫通転位密度を実現することができる。

【0068】

そして、低転位バッファ層16を形成した後に、結晶成長反応炉204内において、低転位バッファ層16の上に貫通転位密度評価用薄膜18を形成することなしに、低転位バッファ層16の上にGa₂Nなどの窒化物半導体を成膜すると、低転位密度で窒化物半導体を成膜することができる。

【0069】

ここで、本願発明者は、上記したと同様な条件において、不純物となるSiの供給源であるTESiの流量のみを変化させた場合における、低転位バッファ層16の貫通転位密度の変化を測定し、その結果を図7のグラフに示す。

【0070】

この図7のTESi流量と低転位バッファ層16における貫通転位密度との関係を示すグラフに示されているように、TESi流量がある流量まで増加するにつれて、低転位バッファ層16における貫通転位密度は減少していく。従って、低転位バッファ層16における貫通転位密度は、TESi流量に依存しているものと認められる。

【0071】

一方、TESi流量がある流量を越えると、低転位バッファ層16における貫通転位密度は逆に増大していく。これは、高濃度不純物含有窒化物半導体層16aにおけるSiの濃度があまり高くなりすぎると結晶性が悪くなり、貫通転位が減少しなくなるものと認められる。

【0072】

従って、高濃度不純物含有窒化物半導体層16aにおける不純物の濃度を適宜に選択することにより、貫通転位密度を効率よく低減することができるようになる。例えば、不純物としてSiを含有した $Al_{0.15}Ga_{0.75}N$ により高

濃度不純物含有窒化物半導体層 16a を形成する場合には、Si の濃度は、好ましくは、 $10^{18} \text{ cm}^{-3} \sim 10\%$ の範囲であり、この $10^{18} \text{ cm}^{-3} \sim 10\%$ の範囲の中でも、特に、 $10^{19} \text{ cm}^{-3} \sim 1\%$ の範囲が最も有効である。

【0073】

なお、後述するように、高濃度不純物含有窒化物半導体層 16a を構成する窒化物半導体の組成ならびに不純物の種類は、特に限定されるものではないが、その場合には、不純物の濃度としては、好ましくは、 $10^{18} \text{ cm}^{-3} \sim 10\%$ の範囲であり、この $10^{18} \text{ cm}^{-3} \sim 10\%$ の範囲の中でも、特に、 $10^{19} \text{ cm}^{-3} \sim 1\%$ の範囲が最も有効である。

【0074】

次に、本願発明者は、上記したと同様な条件において、低転位バッファ層 16 の周期数のみを変化させた場合における、低転位バッファ層 16 の貫通転位密度の変化を測定し、その結果を図 8 のグラフに示す。

【0075】

また、図 9 に、低転位バッファ層 16 の断面の TEM 像を示す。図 9 の TEM 像において、濃色の部分が貫通転位を示し、一方、水平方向に延長する破線は高濃度不純物含有窒化物半導体層 16a と不純物不含有窒化物半導体層 16b との界面を示している。

【0076】

この図 8 の低転位バッファ層 16 の周期数と低転位バッファ層 16 における貫通転位密度との関係を示すグラフに示されているように、低転位バッファ層 16 の周期数が増加するに従って、高濃度不純物含有窒化物半導体層 16a と不純物不含有窒化物半導体層 16b との界面で貫通転位が次々と消滅している。従って、低転位バッファ層 16 における貫通転位密度は、低転位バッファ層 16 の周期数に依存しているものと認められる。

【0077】

なお、図 10 の低転位バッファ層 16 の周期数と低転位バッファ層 16 に

おける貫通転位密度との関係を示すグラフに示されているように、低転位バッファ層16の周期数がある回数（図10においては、20回である。）を越すと、逆に貫通転位密度が増大していく。これは、低転位バッファ層16の周期数が多くなりすぎると結晶性が悪くなり、貫通転位が減少しなくなるものと認められる。

【0078】

従って、低転位バッファ層16の周期数を適宜に選択することにより、貫通転位密度を効率よく低減することができるようになる。例えば、不純物としてSiを含有した $Al_{0.15}Ga_{0.75}N$ により高濃度不純物含有窒化物半導体層16aを形成する場合には、低転位バッファ層16の周期数は、好ましくは、3周期～50周期の範囲であり、この3周期～50周期の範囲の中でも、特に、5周期～10周期の範囲が最も有効である。

【0079】

なお、後述するように、高濃度不純物含有窒化物半導体層16aを構成する窒化物半導体の組成ならびに不純物の種類は、特に限定されるものではないが、その場合には、低転位バッファ層16の周期数は、好ましくは、3周期～50周期の範囲であり、この3周期～50周期の範囲の中でも、特に、5周期～10周期の範囲が最も有効である。

【0080】

図11乃至図12には、低転位バッファ層16を備えた素子の構造が示されている。即ち、図11は窒化物半導体HFET（Heterostructure Field Effect Transistor）を示し、図12は窒化物半導体レーザーダイオードを示している。

【0081】

図11に示す窒化物半導体HFETは、基板10としてのSiC基板上に、第2初期層14としてGaN初期層を形成している（第1初期層は省略している）。

【0082】

このGa_{0.9}N_{0.1}初期層の上に、低転位バッファ層16（高濃度不純物含有窒化物半導体層16aは、不純物としてSiを含有したGa_{0.9}N_{0.1}により形成されている。また、不純物不含有窒化物半導体層16bは、Ga_{0.9}N_{0.1}により形成されている。）を形成している。

【0083】

さらに、低転位バッファ層16の上に、素子構造を構成するための素子材料となる窒化物半導体としてGa_{0.9}N_{0.1}層を形成し、このGa_{0.9}N_{0.1}層上にSiドープAlGa_{0.9}N層を形成し、さらにSiドープAlGa_{0.9}N層にソース、ゲートおよびドレインを形成してなるものである。

【0084】

また、図12に示す窒化物半導体レーザーダイオードは、下面にn側電極を形成した基板10たるサファイア基板上に、第2初期層14としてAlGa_{0.9}N初期層を形成している（第1初期層は省略している。）。

【0085】

、このAlGa_{0.9}N初期層の上に、低転位バッファ層16（高濃度不純物含有窒化物半導体層16aは、不純物としてSiを含有したAlGa_{0.9}Nにより形成されている。また、不純物不含有窒化物半導体層16bは、AlGa_{0.9}Nにより形成されている。）を形成している。

【0086】

さらに、低転位バッファ層16の上に、素子構造を構成するための素子材料となる窒化物半導体としてnドープAlGa_{0.9}N層を形成し、このnドープAlGa_{0.9}N層上にInGa_{0.9}N/Ga_{0.9}N量子井戸構造を形成し、このInGa_{0.9}N/Ga_{0.9}N量子井戸構造上にpドープAlGa_{0.9}Nクラッド層が形成され、SiO₂を介してp型電極を形成してなるものである。

【0087】

上記した図11乃至図12に示されているように、低転位バッファ層16上に、素子構造を構成するための素子材料となる窒化物半導体の成膜を行って、各種の発光素子、受光素子ならびに電子素子を作成することができる。

【 0 0 8 8 】

上記したように、この低転位バッファ層 1 6 は、全て *i n - s i t u* の単純なプロセスで形成することができる。

【 0 0 8 9 】

即ち、従来のバッファ層の低転位化技術は、数段にわたる複雑なプロセスを必要とするとともに、縦／横エンハンス成長を行わせるための厳密な成長条件の制御が必要であった。しかしながら、本発明による低転位バッファ層 1 6 は、不純物混合のみの単純なプロセスで形成可能であり、厳密な成長条件などの制御が不必要であって、しかも従来のバッファ層における貫通転位密度と比較すると 3 桁程度の貫通転位密度の低減が可能であり、貫通転位密度は $1 0 ^ 7 \text{ cm}^{-2}$ オーダーにまで低減することが可能である。

【 0 0 9 0 】

また、非常に単純なプロセスで低転位バッファ層 1 6 を形成可能であるため、窒化物半導体の生産ラインへ即座に適用可能である。従って、現在用いている装置を変更することなく、発光素子の発光効率の高効率化、受光素子の暗電流の低減ならびに接合トランジスタや電界効果トランジスタの漏れ電流の低減を図ることができる。

【 0 0 9 1 】

さらに、この低転位バッファ層 1 6 においては、A l の組成比が高い A l G a N を用いた低転位バッファ層を形成することができるようになるので、波長 2 5 0 n m ～ 3 5 0 n m 帯の紫外受光素子、発光素子あるいはワイドバンドギャップ A l G a N を用いた、高周波かつ高耐圧の接合トランジスタや電界効果トランジスタを実現することが可能になる。

【 0 0 9 2 】

また、従来のバッファ層はその表面を平坦化するために、 $3 \mu \text{ m} \sim 1 0 \mu \text{ m}$ 程度の厚い成膜が必要であり、クラックが入る問題があった。しかしながら、本発明の低転位バッファ層 1 6 は、その表面の平坦性が優れており、トータルの膜厚がサブミクロンの薄膜で貫通転位の低減が可能である。即ち、本発明の低転位

バッファー層 16 によれば、クラックが入らない程度の薄膜で貫通転位の低密度かを図ることが可能である。

【0093】

また、従来においては、成長条件の厳密な制御を行う必要から、バッファーの材料は、Ga₂N₃あるいは決まった組成のAlGa₂N₃などに限られていた。しかしながら、本発明の低転位バッファー層 16 は、後述するように (Ga, Al, In)₂N₃の全ての組成を用いて低転位バッファー層 16 を形成することが可能である。

【0094】

また、本発明の低転位バッファー層 16 によれば、不純物の種類や濃度の選択を行うことにより、広い成長条件で低転位化が可能であり、形成の条件に柔軟性がある。

【0095】

なお、低転位バッファー層 16 を高濃度不純物含有窒化物半導体層 16a と不純物不含有窒化物半導層 16b との超格子構造により構成することなく、窒化物半導体に均一に不純物を入れた場合でも貫通転位の低減がみられるが、不純物の濃度を高濃度にすると格子歪みにより成膜された窒化物半導体にクラックが入るようになるため、不純物はドーピング・レベルの含有しか許されず、貫通転位の低減の効果は小さい。

【0096】

しかしながら、低転位バッファー層 16 を高濃度不純物含有窒化物半導体層 16a と不純物不含有窒化物半導層 16b との超格子構造により構成すると、ドーピング・レベルを超えた高濃度の不純物の導入が可能となり、高濃度不純物含有窒化物半導体が数%程度の高濃度不純物を含有した場合でも、クラックの存在しない膜を形成することが可能であり、それによって従来と比較すると 3 桁程度の効果的な貫通転位の低減が可能となる。

【0097】

なお、上記した実施の形態は、以下の(1)乃至(12)に説明するように変形することができる。

【0098】

(1) 上記した実施の形態においては、低転位バッファ層16などの薄膜製造方法としてMOCVDを用いるようにしたが、これに限られるものではないことは勿論であり、MOCVD以外の薄膜製造技術、例えば、MBE (Molecular Beam Epitaxy)、CBE (Chemical Beam Epitaxy)、HVPE (Halide Vapor Phase Epitaxy)、GSMBE (Gas-source Molecular Beam Epitaxy)、MOMBE (Metalorganic MBE)、LPE (Liquid Phase Epitaxy)、CVD (Chemical Vapor Deposition)、スパッタリングまたは真空蒸着法などの各種の薄膜製造技術を用いるようにしてもよい。

【0099】

(2) 上記した実施の形態においては、低転位バッファ層16を構成する高濃度不純物含有窒化物半導体ならびに不純物不含有窒化物半導体として、組成比が $Al_{0.15}Ga_{0.75}N$ のAlGa_{0.75}Nを用いたが、その組成比は $Al_{0.15}Ga_{0.75}N$ に限られるものではないことは勿論であり、また、高濃度不純物含有窒化物半導体と不純物不含有窒化物半導体とで組成比が異なってもよい。

【0100】

(3) 上記した実施の形態においては、低転位バッファ層16を構成する高濃度不純物含有窒化物半導体ならびに不純物不含有窒化物半導体としてAlGa_{0.75}Nを用いたが、この組成に限られるものではないこと勿論であり、例えば、(Ga, Al, In)Nの全ての混合組成を使用することができる。また、高濃度不純物含有窒化物半導体と不純物不含有窒化物半導体とにおいて、それぞれ組成が異なってもよい。

【0101】

(4) 上記した実施の形態においては、低転位バッファ層 16 を構成する高濃度不純物含有窒化物半導体に含有される不純物として Si (シリコン) を用いたが、不純物は Si に限られるものではないことは勿論であり、例えば、C (炭素)、Mg (マグネシウム) あるいは O (酸素) などを用いることができる。

【0102】

(5) 上記した実施の形態においては、高濃度不純物含有窒化物半導体と不純物不含有窒化物半導体とよりなる超格子構造の低転位バッファ層 16 の成膜温度は 1100℃としたが、これに限られるものではないことは勿論であり、低転位バッファ層 16 を構成する高濃度不純物含有窒化物半導体ならびに不純物不含有窒化物半導体の組成に応じて、例えば、600℃～1300℃の範囲で適宜に選択するようにしてもよい。

【0103】

(6) 上記した実施の形態においては、高濃度不純物含有窒化物半導体と不純物不含有窒化物半導体とよりなる超格子構造の低転位バッファ層 16 を形成する基板として炭化シリコン (SiC)、より詳細には、6H-SiC (0001) を用いたが、これに限られるものではないことは勿論であり、例えば、サファイア (Al_2O_3)、シリコン (Si) あるいは砒化ガリウム (GaAs) などの基板を用いることができる。

【0104】

(7) 上記した実施の形態においては、低転位バッファ層 16 を構成する高濃度不純物含有窒化物半導体の膜厚、即ち、高濃度不純物含有窒化物半導体層 16a の厚さを 20nm としたが、これに限られるものではないことは勿論であり、例えば、1nm～100nm の範囲で適宜に制御するようにしてもよい。

【0105】

(8) 上記した実施の形態においては、低転位バッファ層 16 を構成する不純物不含有窒化物半導体の膜厚、即ち、不純物不含有窒化物半導体層 16b の厚さを 80nm としたが、これに限られるものではないことは勿論であり、例えば、5nm～500nm の範囲で適宜に制御するようにしてもよい。

【0106】

(9) 上記した実施の形態においては、ある高濃度不純物含有窒化物半導体層 1 6 a から次の高濃度不純物含有窒化物半導体層 1 6 a までの距離、即ち、一組の高濃度不純物含有窒化物半導体層 1 6 a と不純物不含有窒化物半導体層 1 6 b とを積層する際の繰り返し周期長は、1 0 0 n m としたが、これに限られるものではないことは勿論であり、例えば、5 n m ～ 5 0 0 n m の範囲で適宜に制御するようにしてもよい。

【0 1 0 7】

(1 0) 上記した実施の形態においては、低転位バッファ層 1 6 の層厚を 6 0 0 n m としたが、これに限られるものではないことは勿論であり、例えば、0. 3 μ m ～ 5 μ m の範囲で適宜に制御するようにしてもよい。

【0 1 0 8】

(1 1) 上記した実施の形態においては、6 H - S i C (0 0 0 1) 基板 1 0 と低転位バッファ層 1 6 との間に第 1 初期層 1 2 として A l N 薄膜を形成するとともに第 2 初期層 1 4 として A l G a N を形成したが、これに限られるものではないことは勿論であり、例えば、第 1 初期層 1 2 と第 2 初期層 1 4 とのいずれか一方のみを形成するようにしてもよいし、あるいは、両方とも形成しないようにしてもよい。

【0 1 0 9】

(1 2) 上記した実施の形態ならびに上記 (1) 乃至 (1 1) に示す変形例は、適宜に組み合わせるようにしてもよい。

【0 1 1 0】

【発明の効果】

本発明は、以上説明したように構成されているので、各種の材料からなる基板上などに、例えば、G a N などの窒化物半導体の薄膜や厚膜などのエピタキシャル半導体層を、所定の素子構造を構成するための素子材料として形成する際に、当該基板などと当該エピタキシャル半導体層との間に形成するバッファ層として低転位密度のバッファを形成することができ、しかもその際に、煩雑なプロセスを必要がなく、また、表面の平坦化のために厚膜として成膜する必要がないため、簡単なプロセスにより短時間で形成可能であり、かつ、クラックの

発生する恐れのない低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子を提供することができるという優れた効果を奏する。

【図面の簡単な説明】

【図 1】

従来のバッファーの構造を模式的に表した断面説明図である。

【図 2】

図 1 に示す構造体の貫通転位密度評価用薄膜の表面の S E M 像である。

【図 3】

本発明による低転位バッファーの実施の形態の一例の構造を模式的に示す断面説明図である。

【図 4】

図 3 に示す構造体の貫通転位密度評価用薄膜の表面の S E M 像である。

【図 5】

本発明による低転位バッファー層を製造するための製造装置の概念構成説明図である。

【図 6】

キャリア・ガスならびに材料ガスの結晶成長反応炉内への供給タイミング示すタイミング・チャートである。

【図 7】

T E S i 流量と本発明による低転位バッファー層における貫通転位密度との関係を示すグラフである。

【図 8】

本発明による低転位バッファー層の周期数と本発明による低転位バッファー層における貫通転位密度との関係を示すグラフである。

【図 9】

図 3 に示す構造体の断面の T E M 像である。

【図 1 0】

本発明による低転位バッファー層の周期数と本発明による低転位バッファー層における貫通転位密度との関係を示すグラフである。

【図 1 1】

本発明による低転位バッファ層を備えた窒化物半導体HFET (Heterostructure Field Effect Transistor) を示す斜視図である。

【図 1 2】


本発明による低転位バッファ層を備えた窒化物半導体レーザーダイオードを示す斜視図である。

【符号の説明】


1 0	基板
1 2	第 1 初期層
1 4	第 2 初期層
1 6	低転位バッファ層
1 6 a	高濃度不純物含有窒化物半導体層
1 6 b	不純物不含有窒化物半導体層
1 8	貫通転位密度評価用薄膜
1 0 0	基板
1 0 2	薄膜
1 0 4	バッファ
1 0 6	貫通転位密度評価用薄膜
2 0 0	結晶成長装置
2 0 2	R F 加熱コイル
2 0 4	結晶成長反応炉
2 0 6	サセプター
2 0 8	R F 電源
2 1 0	R F 制御装置
2 1 2	第 1 導入パイプライン
2 1 4	第 2 導入パイプライン
2 1 6	第 3 導入パイプライン
2 1 8	ロータリー・ポンプ

【書類名】 図面


【図 1】




【図 2】



【図 3】




【図4】




X60.0k...500nm


【図 5】



【図 6】




【図 7】




【図 8】


超格子バッファ層の同期と貫通転位密度との関係



【図 9】




【図10】




【図11】

窒化物半導体HFET
(Heterostructure Field Effect Transistor)
(例、AlGaIn/GaN-HFET)



【図 1 2】

窒化物半導体レーザーダイオード
(例、InGaNレーザー)



【書類名】 要約書

【要約】

【課題】 簡単なプロセスにより短時間で形成可能であり、かつ、クラックの発生する恐れのない低転位バッファを提供する。

【解決手段】 基板と上記基板上に素子構造を構成するために形成される素子材料としての窒化物半導体との間に形成する低転位バッファにおいて、不純物をドーピング・レベルを超えた濃度で含有した窒化物半導体よりなる第1の層と不純物を含有していない窒化物半導体よりなる第2の層とを、基板上に交互に所定数積層して超格子構造を形成する。

【選択図】 図3

出 願 人 履 歴 情 報

識別番号 [000006792]

1. 変更年月日	1990年 8月28日
[変更理由]	新規登録
住 所	埼玉県和光市広沢2番1号
氏 名	理化学研究所

出 願 人 履 歴 情 報

識別番号 [899000068]

1. 変更新月日 1999年 9月17日
[変更理由] 新規登録
住 所 東京都新宿区戸塚町1丁目104番地
氏 名 学校法人 早稲田大学